SRAM对技术发展的影响

近20年来一直是使用缓解技术来限制这种影响，最先进的方式是将SRAM电源电压从其工作值降低到所谓的数据保持电压(DRV)。一开始，这种技术带来明显减少的漏电流，降低至工作电源电压值的5到10倍。随着技术节点日趋进展，电源电压不断降低，工作电压和DRV之间的裕量也缩小了，导致使用这种技术的漏电流减少，大约仅减少2倍。
 
基本上，我们已经用尽了各种得以缓解漏电流的技术了，但“日益坐大”的SRAM容量仍将带来大量的电流浪费。图1显示CPU芯片上的SRAM容量每18个月增加一倍。
 
SRAM是采用任何CMOS工艺“免费提供”的内存。自CMOS发展早期以来，SRAM一直是开发和转移到任何新式CMOS工艺制造的技术驱动力。随着近来用于深度学习的所谓“特定领域架构”(DSA)崛起，每个芯片上的SRAM数量达到了数百个兆位(megabite)。这带来了两项具体的挑战。
 
第一项挑战是随着采用FinFET晶体管的最新CMOS技术进展，内存单元尺寸的效率越来越低。从图2就可以看到，SRAM单元尺寸可以绘制为CMOS技术节点的一个函数。
 
从平面到FinFET(planar-to-FinFET)的转变对于SRAM内存单元的布局效率有着显著的影响。采用FinFET的临界间距逐渐缩小，导致SRAM单元尺寸缩减迅速减缓。有鉴于对于更大片上SRAM容量的需求不断增加，现在正是最糟糕的情况了。我们距离SRAM将主宰整个DSA处理器大小的情况不远了。
 
第二项挑战在于从正电源流经SRAM单元到接地的漏电流。其中很大一部份原因是次阈值晶体管泄漏的指数级温度启动——这意味着随芯片变热，这种漏电流将会急剧增加，这导致了能量的浪费。虽然这通常称为静态功耗，但这种漏电流也会在SRAM处于有效使用状态时发生，并形成能量浪费的下限。
 
对技术发展的影响
 
当代技术的发展带来了资料泛滥。它最主要的成长动力来自物联网(IoT)、5G、人工智能(AI)、扩增实境和虚拟现实(AR/VR)以及自动化。在大多数情况下，由于速度和能量的原因，数据必须储存在靠近CPU的位置，意即与CPU核心位于同一芯片上。唯一一种能够如此接近CPU的内存就是SRAM。
 
然而，SRAM由于效率不彰的尺寸和漏电流本质，导致这些成长驱动力的发展瓶颈。SRAM引起的速度和功率限制，阻碍了这些应用的明显进展，同时还不断地提高成本。这导致对于各种新兴内存替代技术的需求和投资与日俱增——特别是需要高效率的SRAM替代内存。

关键词：SRAM